¸ð¹ÙÀÏ ºÎÇ° Á¦Á¶ ±â¾÷ / ASIC,RTL ¼³°è¿£Áö´Ï¾î(»ç¿ø~ÁÖÀÓ)
ȸ»ç°³¿ä | ¸ð¹ÙÀÏ ºÎÇ° Á¦Á¶ ±â¾÷ | ||
---|---|---|---|
Æ÷Áö¼Ç | ASIC,RTL ¼³°è¿£Áö´Ï¾î(»ç¿ø~ÁÖÀÓ) | Á÷±Þ | ´ë¸®ÀÌÇÏ |
°æ·Â³â¼ö | 2³â - 4³â | Çз»çÇ× | Çлç |
±Ù¹«Áö | °æ±âµµ | ||
¿Ü±¹¾î | |||
Á÷¹«°³¿ä | - ASIC/SoC Design
- RTL ¼³°è |
||
°æ·Â¿ä°Ç | - 4³âÁ¦ Á¤±Ô´ëÇÐÁ¹¾÷ÀÚ
- Digital ¼³°è ¿£Áö´Ï¾î - 4³â ÀÌÇÏ °æ·ÂÀÚ <¿ì´ëÁ¶°Ç> - Verilog HDL & Simulation °æÇèÀÚ - FPGA ¼³°è À¯°æÇèÀÚ - SoC¼³°è °æÇèÀÚ - ¼¾¼°ü·Ã ¼³°è °æÇèÀÚ |
||
ÀÚ°ÝÁõ |
´ã´çÄÁ¼³ÅÏÆ® | steve | ÀÌ ¸Þ ÀÏ | steve@kairos-consulting.co.kr |
---|---|---|---|
´ëÇ¥ÀüÈ | 02-318-6300 | ´ã´çÀÚ¿¬¶ôó |